



IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:

Makoto ONOZAWA et al.

Group Art Unit:

Serial No.:

Examiner:

Filed: November 1, 2000

For: PLASMA DISPLAY APPARATUS AND MANUFACTURING METHOD

**SUBMISSION OF CERTIFIED COPY OF PRIOR
FOREIGN APPLICATION IN ACCORDANCE WITH
THE REQUIREMENTS OF 37 C.F.R. § 1.55**

Assistant Commissioner for Patents
Washington, D.C. 20231

Sir:

In accordance with the provisions of 37 C.F.R. § 1.55, the applicant(s) submit(s)
herewith a certified copy of the following foreign application(s):

Japanese Patent Application No. 2000-092131
Filed: March 29, 2000

It is respectfully requested that the applicant(s) be given the benefit of the foreign filing
date, as evidenced by the certified papers attached hereto, in accordance with the requirements
of 35 U.S.C. § 119.

Respectfully submitted,
STAAS & HALSEY LLP

Date: November 1, 2000

By: _____


H. J. Staas

Registration No. 22,010

700 Eleventh Street, N.W.
Suite 500
Washington, D.C. 20001
Telephone: (202) 434-1500
Facsimile: (202) 434-1501

日 本 国 特 許 庁

PATENT OFFICE
JAPANESE GOVERNMENT

JCS13 U.S. PTO
09/702889
11/01/00

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日

Date of Application:

2000年 3月29日

出 願 番 号

Application Number:

特願2000-092131

出 願 人

Applicant (s):


富士通日立プラズマディスプレイ株式会社

CERTIFIED COPY OF
PRIORITY DOCUMENT

2000年 9月 8日

特許庁長官
Commissioner,
Patent Office

及川耕造



出証番号 出証特2000-3071453

【書類名】 特許願

【整理番号】 0000042

【提出日】 平成12年 3月29日

【あて先】 特許庁長官 近藤 隆彦 殿

【国際特許分類】 G09G 3/28

【発明の名称】 プラズマディスプレイ装置及びその製造方法

【請求項の数】 10

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立
プラズマディスプレイ株式会社内

【氏名】 小野澤 誠

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立
プラズマディスプレイ株式会社内

【氏名】 大沢 通孝

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立
プラズマディスプレイ株式会社内

【氏名】 石渡 健司

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立
プラズマディスプレイ株式会社内

【氏名】 桑原 武

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立
プラズマディスプレイ株式会社内

【氏名】 金澤 義一

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸3丁目2番1号 富士通日立

プラズマディスプレイ株式会社内

【氏名】 木村 賢嗣

【発明者】

【住所又は居所】 神奈川県川崎市高津区坂戸 3 丁目 2 番 1 号 富士通日立
プラズマディスプレイ株式会社内

【氏名】 大貫 英則

【発明者】

【住所又は居所】 宮崎県東諸県郡国富町大字田尻 1 8 1 5 番地の 1 九州
エフエイチピー株式会社内

【氏名】 大野 泰三

【特許出願人】

【識別番号】 599132708

【氏名又は名称】 富士通日立プラズマディスプレイ株式会社

【代理人】

【識別番号】 100077517

【弁理士】

【氏名又は名称】 石田 敬

【電話番号】 03-5470-1900

【選任した代理人】

【識別番号】 100092624

【弁理士】

【氏名又は名称】 鶴田 準一

【選任した代理人】

【識別番号】 100100871

【弁理士】

【氏名又は名称】 土屋 繁

【選任した代理人】

【識別番号】 100082898

【弁理士】

【氏名又は名称】 西山 雅也

【選任した代理人】

【識別番号】 100081330

【弁理士】

【氏名又は名称】 樋口 外治

【手数料の表示】

【予納台帳番号】 036135

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0003411

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 プラズマディスプレイ装置及びその製造方法

【特許請求の範囲】

【請求項 1】 隣接して交互に配置された第 1 の電極及び第 2 の電極と、該第 1 の電極及び第 2 の電極の伸びる方向と直交する方向に伸びるアドレス電極とを有するプラズマディスプレイパネルと、前記第 1 の電極にサステインパルスを供給する X サステイン回路と、前記第 2 の電極にサステインパルスを供給する Y サステイン回路とを備えるプラズマディスプレイ装置において、

前記 X サステイン回路と前記 Y サステイン回路は、前記サステインパルスの変化エッジのタイミングを調整する位相調整回路を備えることを特徴とするプラズマディスプレイ装置。

【請求項 2】 請求項 1 に記載のプラズマディスプレイ装置であって、

前記 X サステイン回路と前記 Y サステイン回路は、前記プラズマディスプレイパネルの表示容量との間で形成される共振回路を有し、前記サステインパルスの印加を解除する時のエネルギーを回収して前記サステインパルスの次の印加時に使用する電力回収回路を備えるプラズマディスプレイ装置。

【請求項 3】 請求項 2 に記載のプラズマディスプレイ装置であって、

前記 X サステイン回路と前記 Y サステイン回路は、

前記サステインパルスを供給する経路と高電位電源線及び低電位電源線との間に接続された第 1 及び第 2 の出力素子と、

前記経路と前記電力回収回路の接続状態を、前記電力回収回路から前記経路に電力を供給する状態に切り換える第 3 の出力素子と、前記経路から前記電力回収回路に電力を回収する状態に切り換える第 4 の出力素子と、

前記第 1 乃至第 4 の出力素子を駆動する第 1 乃至第 4 ドライブ回路とを備え、

前記位相調整回路は、前記第 3 の出力素子がオンしてから前記第 1 の出力素子がオンするまでの時間差、及び前記第 4 の出力素子がオンしてから前記第 2 の出力素子がオンするまでの時間差を調整可能であるプラズマディスプレイ装置。

【請求項 4】 請求項 3 に記載のプラズマディスプレイ装置であって、

前記位相調整回路は、前記第 1 乃至第 4 ドライブ回路の前段にそれぞれ設けた

第 1 乃至第 4 の位相調整回路を備えるプラズマディスプレイ装置。

【請求項 5】 請求項 1 又は 2 に記載のプラズマディスプレイ装置であって

前記プラズマディスプレイパネルは、前記第 2 の電極の一方に隣接する前記第 1 の電極とで第 1 の表示ラインを形成し、前記第 2 の電極の他方に隣接する前記第 1 の電極とで第 2 の表示ラインを形成し、1 画面の表示フィールドを複数のサブフィールドで構成し、表示を行うサブフィールドを組み合わせることにより階調表示を行い、

前記 X サステイン回路は、前記第 1 の電極の奇数番目の電極に前記サステインパルスを供給する第 1 X サステイン回路と、偶数番目の電極に前記サステインパルスを供給する第 2 X サステイン回路とを備え、

前記 Y サステイン回路は、前記第 2 の電極の奇数番目の電極に前記サステインパルスを供給する第 1 Y サステイン回路と、偶数番目の電極に前記サステインパルスを供給する第 2 Y サステイン回路とを備えるプラズマディスプレイ装置。

【請求項 6】 請求項 5 に記載のプラズマディスプレイ装置であって、

前記第 1 及び第 2 X サステイン回路と、前記第 1 及び第 2 Y サステイン回路は、それぞれ前記位相調整回路を備え、

前記第 1 X サステイン回路の出力するサステインパルスと、前記第 1 又は第 2 Y サステイン回路の出力するサステインパルスとの立ち上がりタイミング又は立ち下がりタイミングの差、及び前記第 2 X サステイン回路の出力するサステインパルスと、前記第 1 又は第 2 Y サステイン回路の出力するサステインパルスとの立ち上がりタイミング又は立ち下がりタイミングの差が所定値以下になるように調整されているプラズマディスプレイ装置。

【請求項 7】 請求項 6 に記載のプラズマディスプレイ装置であって、

前記所定値は $\pm 30 \text{ ns}$ であるプラズマディスプレイ装置。

【請求項 8】 請求項 1 から 7 のいずれか 1 項に記載のプラズマディスプレイ装置であって、

前記位相調整回路は、前記プラズマディスプレイパネルの前記第 1 又は第 2 の電極に前記サステインパルスを印加した時の波形を観察して設定されるプラズマ

ディスプレイ装置。

【請求項 9】 隣接して交互に配置された第 1 の電極及び第 2 の電極と、該第 1 の電極及び第 2 の電極の伸びる方向と直交する方向に伸びるアドレス電極とを有するプラズマディスプレイパネルと、前記第 1 の電極にサステインパルスを提供する X サステイン回路と、前記第 2 の電極にサステインパルスを提供する Y サステイン回路とを備えるプラズマディスプレイ装置の製造方法において、

前記 X サステイン回路と前記 Y サステイン回路を構成する回路素子の信号に対する遅延時間を測定し、該遅延時間に応じて分類し、

前記サステインパルスの変化エッジのタイミングが所定の誤差範囲内に入るように、分類した回路素子の組み合わせを選択し、

選択した組合せの回路素子を装着することを特徴とするプラズマディスプレイ装置の製造方法。

【請求項 10】 請求項 9 に記載のプラズマディスプレイ装置の製造方法であって、

前記プラズマディスプレイパネルは、前記第 2 の電極の一方に隣接する前記第 1 の電極とで第 1 の表示ラインを形成し、前記第 2 の電極の他方に隣接する前記第 1 の電極とで第 2 の表示ラインを形成し、1 画面の表示フィールドを複数のサブフィールドで構成し、表示を行うサブフィールドを組み合わせることにより階調表示を行い、前記 X サステイン回路は、前記第 1 の電極の奇数番目の電極に前記サステインパルスを提供する第 1 X サステイン回路と、偶数番目の電極に前記サステインパルスを提供する第 2 X サステイン回路とを備え、前記 Y サステイン回路は、前記第 2 の電極の奇数番目の電極に前記サステインパルスを提供する第 1 Y サステイン回路と、偶数番目の電極に前記サステインパルスを提供する第 2 Y サステイン回路とを備え、

回路素子の組み合わせを選択する時には、前記第 1 X サステイン回路の出力するサステインパルスと、前記第 1 又は第 2 Y サステイン回路の出力するサステインパルスとの立ち上がりタイミング又は立ち下がりタイミングの差、及び前記第 2 X サステイン回路の出力するサステインパルスと、前記第 1 又は第 2 Y サステイン回路の出力するサステインパルスとの立ち上がりタイミング又は立ち下がり

タイミングの差が所定値以下になるように、前記第 1 及び第 2 X サステイン回路と前記第 1 及び第 2 Y サステイン回路の回路素子を選択するプラズマディスプレイ装置の製造方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、プラズマディスプレイ装置及びその製造方法に関し、特に消費電力を低減するためにサステイン回路に電力回収回路を有するプラズマディスプレイ装置、及び複数の第 1 及び第 2 の電極を隣接して配置し、すべての電極間で表示ラインを形成する ALIS（登録商標）方式のプラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置に関する。

【0002】

【従来の技術】

プラズマディスプレイパネル（PDP）は、自己発光型であるので視認性がよく、薄型で大画面表示及び高速表示が可能であることから、CRT に替わる表示パネルとして注目されている。基本的な PDP の構成については、特開平 7 - 1 6 0 2 1 9 号公報、特開平 9 - 1 6 0 5 2 5 号公報及び特開平 9 - 3 2 5 7 3 5 号公報などに開示されているので、ここでは詳細な説明は省略し、本発明に直接関係する点についてのみ説明する。

【0003】

図 1 は、一般的な PDP 装置の全体構成を示すブロック図である。PDP 1 0 は、n 本の X 電極 1 1 と Y 電極 1 2 とを隣接して交互に配置して、n 組の X 電極 1 1 と Y 電極 1 2 の組を形成し、各組の X 電極 1 1 と Y 電極 1 2 の間で表示のための発光を行う。Y 電極と X 電極は表示電極と呼ばれるが、維持電極又はサステイン電極とも呼ばれることもある。アドレス電極 1 3 は、表示電極の伸びる方向に垂直な方向に設けられ、X 電極 1 1 と Y 電極 1 2 の組との交点部分に表示セルが形成される。

【0004】

Y 電極 1 2 はスキヤンドライバ 1 4 に接続されている。スキヤンドライバ 1 4

には Y 電極の本数分のスイッチ 1 6 が設けられており、アドレス期間には走査信号発生回路 1 5 からのスキャンパルスが順に印加されるように切り換えられ、維持放電期間には、Y サステイン回路 1 9 からのサステインパルスが同時に印加されるように切り換えられる。X 電極 1 1 は X サステイン回路 1 8 に共通に接続され、アドレス電極 1 3 はアドレスドライバ 1 7 に接続される。画像信号処理回路 2 1 は、画像信号を PDP 装置内部での動作に適した形式に変換した後、アドレス回路 1 7 に供給する。駆動制御回路 2 0 は、PDP 装置の各部を制御する信号を発生して供給する。

【0005】

図 2 は、PDP 装置の駆動波形を示すタイムチャートである。PDP 装置は、1 つの表示画面を所定の周期毎に書き換えながら表示しており、1 表示周期を 1 フィールドと称する。階調表示を行う場合には、1 フィールドを更に複数のサブフィールドに分割し、表示セル毎に発光するサブフィールドを組み合わせて表示を行う。各サブフィールドは、全表示セルを初期化するリセット期間と、全表示セルを表示する画像に対応した状態に設定するアドレス期間と、設定された状態に応じて各表示セルを発光させる維持放電（サステイン）期間とで構成される。維持放電期間には、X 電極と Y 電極に交互に維持（サステイン）パルスが印加され、アドレス期間に発光するように設定された表示セルで維持放電が行われ、これが表示のための発光になる。

【0006】

PDP 装置では、維持放電期間に、電極間に最大で 200 V 程度の電圧を高周波数のパルスとして印加する必要があり、特に、サブフィールド表示で階調表示を行うものではパルス幅は数 μ s である。このような高電圧で且つ高周波の信号で駆動するため、一般に PDP 装置の消費電力は大きく、省電力化が要望されている。米国特許第 4,070,663 号は、EL（エレクトロルミネッセンス）装置等の容量性表示ユニットの消費電力を低減するために、表示ユニットの容量と共振回路を構成するインダクタンス素子を設ける制御方法を開示している。また、米国特許第 4,866,349 号と米国特許第 5,081,400 号はインダクタンス素子で構成される電力回収回路を有する PDP パネル用のサステイン（維持放電）ドライバとア

ドレスタライバを開示している。更に、特開平 7-160219 号公報は、3 電極型の表示ユニットにおいて、Y 電極側に、Y 電極が高電位から低電位に切り換えられる時に印加されている電力を回収する回収経路を形成するインダクタンスと、Y 電極が低電位から高電位に切り換えられる時に蓄積した電力を印加する印加経路を形成するインダクタンスの 2 つのインダクタンスを設ける構成を開示している。

【0007】

図 3 は、電力を回収する回収経路と蓄積した電力を印加する印加経路を分離した電力回収回路を有するサステイン回路の基本構成例を示す図である。なお、信号 V1～V4 を発生する回路も設けられているが、ここでは省略してある。参照符号 C_p は PDP の X 電極と Y 電極で形成される表示セルの駆動容量を示す。ここでは、一方の電極のサステイン回路を示したが、他方の電極も類似のサステイン回路に接続される。図 3 の回路で、出力素子（トランジスタ）31 と 33 及びドライブ回路 32 と 34 で構成される部分は、電力回収回路のない場合のサステイン回路であり、出力素子（トランジスタ）37 と 40、ドライブ回路 38 と 41、インダクタンス素子 35 と 43、容量 39 及びダイオード 36 と 42 で構成される部分が電力回収回路である。信号 V1 と V2 は、それぞれドライブ回路 32 と 34 に入力され、そこから出力される信号 VG1 と VG2 が出力素子（トランジスタ）31 と 33 のゲートに印加される。信号 V1 が「高（H）」の時には出力素子 31 がオンし、H レベルの信号が電極に印加される。この時、信号 V2 は「低（L）」で、出力素子 33 はオフである。信号 V1 が L になって出力素子 31 がオフすると同時に、信号 V2 が H になって出力素子 33 がオンして電極にはグラウンドレベルが印加される。

【0008】

電力回収回路のある場合には、サステインパルスを印加する時には、信号 V1 が H になる前に、信号 V2 が L になり出力素子 33 がオフした後、信号 V3 が H になって出力素子 40 がオンして容量 39、ダイオード 42、インダクタンス 43 及び容量 C_p で共振回路が形成され、容量 39 に蓄積された電力が電極に供給され、電極の電位が上昇する。この電位の上昇が終了する直前に信号 V3 が L に

なって出力素子40がオフし、更に信号V1がHになって出力素子31がオンし、電極の電位を V_s に固定する。サステインパルスの印加を終了する時には、まず信号V1がLになり出力素子31がオフした後、信号V4がHになって出力素子37がオンして容量39、ダイオード36、インダクタンス35及び容量 C_p で共振回路が形成され、容量 C_p に蓄積された電極が容量39に供給され、容量39の電圧が上昇する。これにより、電極に印加されたサステインパルスにより容量 C_p に蓄積された電力が容量39に回収される。この電極の電位の低下が終了する直前に信号V4がLになって出力素子37がオフし、更に信号V2がHになって出力素子33がオンし、電極の電位をグランドに固定する。維持放電期間の間は、サステインパルス数だけ上記の動作を繰り返す。以上の構成により、維持放電に伴う消費電力を低減することが可能になる。

【0009】

一方、PDP装置では高精細化が求められており、特許第2801893号はすべての表示電極間で表示のための発光を行う方式を開示している。この方式はALIS（登録商標）方式と呼ばれるので、ここでもこの語を使用する。ALIS方式の詳細な構成は特許第2801893号に開示されており、ここでは本発明に関係する点についてのみ簡単に説明する。

【0010】

図4は、ALIS方式のPDPの全体ブロック図である。図示のように、ALIS方式のPDPでは、 n 本のY電極（第2の電極）12-O及び12-Eと $n+1$ 本のX電極（第1の電極）11-O及び11-Eを隣接して交互に配置して、すべての表示電極（Y電極とX電極）の間で表示発光を行う。従って、 $2n+1$ 本の表示電極で、 $2n$ 本の表示ラインが形成される。つまり、ALIS方式は、図1の構成と同等の表示電極数で2倍の精細度が実現できる。また、放電空間を無駄なく使用でき、かつ電極などによる遮光が小さいため、高い開口率が得られるので高輝度が実現できるという特徴を有する。ALIS方式では、すべての表示電極間を表示のための放電に利用するが、それらの放電を同時に発生することはできない。そこで、表示を奇数ラインと偶数ラインで時間的に分割して行う、いわゆるインターレース走査を行う。奇数フィールドでは奇数番目の表示ライ

ンで表示を行い、偶数フィールドでは偶数番目の表示ラインで表示を行い、全体としては奇数フィールドと偶数フィールドの表示を合わせた表示が得られる。

【0011】

Y電極はスキヤンドライバ14に接続されている。スキヤンドライバ14にはスイッチ16が設けられており、アドレス期間には順にスキヤンパルスが印加されるように切り換えられ、維持放電期間には、奇数Y電極12-Oは第1Yサステイン回路19-Oに、偶数Y電極12-Eは第2Yサステイン回路19-Eに接続されるように切り換えられる。奇数X電極11-Oは第1Xサステイン回路18-Oに、偶数X電極11-Eは第2Xサステイン回路18-Eに接続される。アドレス電極13は、アドレスドライバ17に接続される。画像信号処理回路21と駆動制御回路20は、図1で説明したのと同様の動作を行う。

【0012】

図5は、ALIS方式の維持放電期間における駆動波形を示す図であり、図5(A)は奇数フィールドの波形を、図5(B)は偶数フィールドの波形を示す。奇数フィールドでは、電極Y1とX2に電圧Vsを印加し、X1とY2をグラウンドレベルとし、X1とY1間及びX2とY2間で、すなわち奇数表示ラインで放電を発生させる。この時、偶数表示ラインのY1とX2の間の電位差はゼロであり、放電は発生しない。同様に、偶数フィールドでは、電極X1とY2に電圧Vsを印加し、Y1とX2をグラウンドレベルとし、Y1とX2間及びY2とX1間で、すなわち偶数表示ラインで放電を発生させる。リセット期間やアドレス期間の駆動波形についての説明は省略する。

【0013】

【発明が解決しようとする課題】

図3に示したような電力回収回路では、電力の回収と印加を効率的に行うことが重要であり、高い電力回収率を実現することが望まれている。高い電力回収率は、出力素子31、33、37及び40のオン・オフのタイミングに影響される。図6はこの影響を説明する図であり、図6(A)はクランプのタイミングが早くなった場合を示し、図6(B)はクランプのタイミングが遅くなった場合を示す。

【 0 0 1 4 】

前述のように、サステインパルスを印加する時には、出力素子 4 0 がオンして容量 3 9 に蓄積された電力を電極に供給し、電極の電位の上昇が終了する直前に信号 V 3 が L になって出力素子 4 0 がオフすると共に信号 V 1 が H になって出力素子 3 1 がオンし、電極の電位を V_s に固定（クランプ）する。ここで、図 6（A）に示すように、出力素子 4 0 がオフする前に出力素子 3 1 がオンすると、容量 3 9 に蓄積された電力により電極の電位を上昇させている途中に出力素子 3 1 がオンして電極を電圧 V_s の電源に接続するため、残りの分は電源からの電力により上昇することになり、容量 3 9 に蓄積された電力の一部が無駄になる。同様に、サステインパルスを印加を終了する時にも、出力素子 3 7 がオンして容量 3 9 に電力を回収している途中に出力素子 3 3 がオンすると、十分に電力を回収し終わらないうちにグランドにクランプされ、電力の回収が不十分になる。

【 0 0 1 5 】

また、図 6（B）に示すように、サステインパルスを印加する時に出力素子 4 0 がオフしてから遅れて出力素子 3 1 がオンすると、容量 3 9 に蓄積された電力により電極の電位の上昇が終了し、逆に電極の電位が低下始めてから出力素子 3 1 がオンして電極を電圧 V_s の電源にクランプするため、低下した電位を上昇させる必要がありその分余計な電力が必要となる。同様に、サステインパルスを印加を終了する時にも、出力素子 3 7 がオフしてから遅れて出力素子 3 3 がオンすると、一旦低下した電位が再び上昇し始めてからグランドにクランプするため、上昇した電位を低下させる必要がありその分余計な電力が必要となる。

【 0 0 1 6 】

以上のように、サステイン回路の出力素子 3 1、3 3、3 7 及び 4 0 がオン・オフするタイミングがずれると電力回収率が低下し、消費電力が増加するという問題を生じる。出力素子 3 1、3 3、3 7 及び 4 0 がオン・オフするタイミングは、信号 V 1、V 2、V 3 及び V 4 の変化タイミングに、ドライブ回路 3 2、3 4、3 8 及び 4 1 の遅延時間と出力素子 3 1、3 3、3 7 及び 4 0 の遅延時間を加えたタイミングである。信号 V 1、V 2、V 3 及び V 4 の変化タイミングは、比較的高精度に設定可能であるが、ドライブ回路 3 2、3 4、3 8 及び 4 1 の遅

延時間と出力素子 31、33、37 及び 40 の遅延時間は、使用する素子の特性のばらつきに応じてばらつく。そのため、PDP 装置毎に電力回収率がばらつき、理想的な場合に比べて電力回収率が低下し、消費電力が増加するという問題を生じる。

【0017】

また、上記のように回路素子の遅延時間がばらついて、サステインパルスの形状やタイミングがずれると、正常な動作が行えなくなる可能性が増加する。通常、動作電圧 V_s の動作可能な最大値 $V_s(\max)$ と最小値 $V_s(\min)$ との差 ΔV_s を動作マージンと呼ぶが、回路素子の遅延時間がばらついて、サステインパルスの形状やタイミングがずれると、動作マージン ΔV_s が低下する。これは装置の動作の安定性が低下することを意味する。

【0018】

また、ALIS 方式では、同じ電圧が印加される隣接する電極間では放電は生じないが、この印加タイミングにずれが生じると、表示を行わない表示ラインでも一時的に放電が発生し、アドレス期間に書き込まれた壁電荷が減少し、正常な表示が行われれないという問題を生じる場合がある。例えば、図 5 (A) において、電極 Y1 にサステインパルスを印加してから遅延して電極 X2 にサステインパルスが印加された場合、一時的に電極 Y1 は H で電極 X2 は L の状態が発生するので、電極 Y1 と X2 の間で誤放電が発生する可能性がある。このような誤放電は電極 X2 にサステインパルスが印加されると停止するが、誤放電により電極 Y1 及び X2 の壁電荷が減少し、正常な表示発光が行われなくなる場合がある。

【0019】

以上のように、サステイン回路の各回路素子の遅延時間がばらつき、それに応じてサステインパルスのオン・オフのタイミングのずれや形状のずれを生じ、消費電力が増加したり、誤動作するという問題があった。本発明は、このような問題を解決するもので、サステインパルスの立ち上り・立ち下りのタイミングのずれや形状のずれのないサステイン回路の実現し、低消費電力で誤動作しない PDP 装置の実現を目的とする。

【0020】

【課題を解決するための手段】

上記目的を実現するため、本発明のPDP装置は、サステイン回路にサステインパルスの変化エッジのタイミングを調整する位相調整回路を設ける。位相調整回路を調整して、サステインパルスの変化エッジのタイミングを最適な状態にすれば、電力回収回路を効率よく動作させることができるので、消費電力を低減できる。また、各サステイン回路から印加されるサステインパルスの立ち上り・立ち下りのタイミングが相互に最適な条件になるので、誤動作や誤放電を生じなくなる。

【0021】

本発明は、電力回収回路を有するサステイン回路を備えるPDP装置や、ALIS方式のPDP装置に適用すると、特に効果的である。

なお、図3に示すような電力回収回路を有するサステイン回路の場合には、位相調整回路は、第3の出力素子がオンしてから第1の出力素子がオンするまでの時間差、及び第4の出力素子がオンしてから第2の出力素子がオンするまでの時間差を調整可能であることが必要である。

【0022】

また、図4に示したALIS方式の場合には、誤放電を防止するには、隣接する電極間に印加するサステインパルスのタイミングが調整可能であればよく、第1Xサステイン回路の出力するサステインパルスと、第1又は第2Yサステイン回路の出力するサステインパルスとの立ち上がりタイミング又は立ち下がりタイミングの差、及び第2Xサステイン回路の出力するサステインパルスと、第1又は第2Yサステイン回路の出力するサステインパルスとの立ち上がりタイミング又は立ち下がりタイミングの差が所定値以下、例えば、 $\pm 30\text{ ns}$ 以内になるように調整する。

【0023】

位相調整回路による調整を、実際にPDPに実装した状態で行えば、PDPの電極の実際の容量に応じて最適な状態に設定できる。

なお、サステイン回路に使用する回路要素を遅延時間に応じて分類し、サステインパルスの変化エッジのタイミングが所定の誤差範囲内に入るように、分類し

た回路素子の組み合わせを選択し、選択した組合せの回路素子を装着するようにしてもよい。

【0024】

【発明の実施の形態】

以下、本発明をALIS方式のPDP装置に適用した実施例を説明する。本発明の実施例のPDP装置は、図4に示したような全体構成を有し、第1及び第2 Xサステイン回路18-O、18-Eと第1及び第2 Yサステイン回路19-O、19-Eは、図7に示す構成を有する。図3の場合と同様に、信号V1～V4を発生する回路については図示していない。

【0025】

実施例のサステイン回路は、図3に示した構成とは、各ドライブ回路32、34、38、41の前段に、第1位相調整回路51～第4位相調整回路54が設けられている点が異なる。たとえ、出力素子31、33、37、40及びドライブ回路32、34、38、41の遅延時間がばらついても、第1位相調整回路51～第4位相調整回路54における遅延量を調整することにより、出力素子31、33、37、40のオン・オフするタイミングを、図8に示すように最適な状態にすることが可能である。

【0026】

図9は、本発明による消費電力低減効果を示す図である。図示のように、サステインパルス数に比例してサステイン回路における消費電力が増加する。その増加の比例係数は、電力回収回路を使用しない時にはもっとも大きく、図3に示したような電力回収回路を使用することによりかなり小さくでき、本発明を使用することにより更に小さくでき、消費電力を低減できる。

【0027】

図10は、本発明による動作マージンの改善効果を示す図である。動作マージンとしては、前述の動作可能な電圧の最大値 $V_s(\max)$ と最小値 $V_s(\min)$ の差 ΔV_s を使用した。図示のように、放電電流が増加するに従って動作マージンが低下するが、本発明を適用すると、図3の構成に比べて動作マージンの低下が小さい。

【 0 0 2 8 】

次に、位相調整回路の回路構成について説明する。位相調整回路は、信号の遅延時間を調整するもので、公知の各種の遅延回路が使用できる。図 1 1 から図 1 3 は、位相調整回路の例を示す図である。図 1 1 の (A) は、可変抵抗 $V R$ と容量 C を組み合わせた遅延回路であり、(B) は可変インダクタンス $V L$ と容量 C を組み合わせた遅延回路であり、(C) は粗調整用の可変抵抗 $V R 1$ と微調整用可変抵抗 $V R 2$ と容量 C を組み合わせた遅延回路であり、(D) は粗調整用の可変インダクタンス $V L 1$ と微調整用可変インダクタンス $V L 2$ と容量 C を組み合わせた遅延回路であり、(E) はトリミングにより抵抗値が調整可能な抵抗 $T R$ と容量 C を組み合わせた遅延回路であり、(F) はトリミングによりインダクタンス値が調整可能なインダクタンス $T L$ と容量 C を組み合わせた遅延回路であり、(G) は粗調整用のトリミング抵抗 $T R 1$ と微調整用トリミング抵抗 $T R 2$ と容量 C を組み合わせた遅延回路であり、(H) は粗調整用のトリミングインダクタンス $V L 1$ と微調整用トリミングインダクタンス $V L 2$ と容量 C を組み合わせた遅延回路であり、図 1 2 の (I) と (J) は (G) と (H) の入力部と出力部にバッファ回路 $B 1$ と $B 2$ を設けた回路であり、(K) は抵抗アレイ $R A$ とスイッチアレイ $S A$ を組み合わせて抵抗値を選択できるようにして容量 C を組み合わせた回路であり、(L) はインダクタンスアレイ $L A$ とスイッチアレイ $S A$ を組み合わせてインダクタンス値を選択できるようにして容量 C を組み合わせた回路であり、図 1 3 の (M) は位相制御信号により抵抗値が外部から設定できる電子ボリューム $E V R$ と容量 C を組み合わせた回路であり、(N) は位相制御信号により遅延量が選択できるディレイライン $D L$ を使用した回路であり、(O) はドライブ回路 D の前に位相シフト回路 $P S$ を設け、出力素子 T の実際の出力 $V o u t$ を出力電圧検出回路 $O D$ で検出し、位相差検出回路 $P D D$ で入力信号 $V i n$ と出力電圧検出回路 $O D$ の検出結果から位相差を求め、それに応じて位相シフト回路 $P S$ の遅延量を調整する回路であり、(P) は (O) の回路で出力電圧検出回路 $O D$ の代わりにドライブ回路 D の出力を検出する駆動電圧検出回路 $D D$ を設けた点がり、出力素子 T の遅延時間は調整できない。なお、図示していないが、容量値が可変の可変容量 C を使用することも可能である。

【 0 0 2 9 】

次に、実施例において、各サステイン回路の各位相調整回路をどのように調整して設定するかについて説明する。

図 1 4 は、位相調整回路の設定処理を示すフローチャートである。ステップ 1 0 1 では出力素子の遅延時間を測定し、ステップ 1 0 2 では前記の出力素子を組み合わせるドライブ（駆動）回路の遅延時間を測定し、ステップ 1 0 3 では所定の遅延時間から上記の 2 つの遅延時間を減算して組み合わせる使用する位相調整回路の遅延時間を算出し、ステップ 1 0 4 では算出した遅延時間に基づいて組み合わせる使用する位相調整回路の遅延時間を設定する。このような処理をすべての組について行う。以上の処理により、各出力素子は所定のタイミングでオン・オフすることになる。従って、消費電力は最大限に低減され、誤動作や誤放電も発生しなくなる。

【 0 0 3 0 】

図 1 4 の処理は、出力素子及びドライブ回路の遅延時間のばらつきを補正する処理であり、サステイン回路を P D P 装置に装着する前に行う処理である。しかし、P D P の電極間の容量も製造によりばらつき、それにより電力回収回路の共振回路の時定数なども変化するので、P D P に応じてサステインパルスのタイミングを最適な状態に設定するのが望ましい。図 1 5 は、サステイン回路で駆動する P D P のばらつきを含めて位相調整回路の遅延時間を最適値に設定する処理を示すフローチャートである。

【 0 0 3 1 】

ステップ 1 1 1 では、サステイン回路を P D P を含む装置に装着して組み立てる。なお、完全に組み立てる必要はなく、動作状態になればよい。ステップ 1 1 2 では、第 1 X サステイン回路 1 8 - O、第 2 X サステイン回路 1 8 - E、第 1 Y サステイン回路 1 9 - O、第 2 Y サステイン回路 1 8 - E のいずれを調整対象とするかを選択する。ステップ 1 1 3 では、選択した回路のどの組、具体的には第 1 ～第 4 位相調整回路 5 1 ～5 4 のいずれを調整対象とするかを選択する。ステップ 1 1 4 では、P D P の選択した組に関係する駆動波形を測定し、ステップ 1 1 5 で所定の基準信号に対して許容範囲内であるかを判定し、範囲外であればス

ステップ 1 1 6 で位相調整回路を調整して、許容範囲内になるようにステップ 1 1 4 から 1 1 6 を繰り返す。

【 0 0 3 2 】

ステップ 1 1 7 ではすべての組について上記の処理が終了したかを判定し、残っている組があればステップ 1 1 8 で調整対象の組を変更してステップ 1 1 4 に戻る。以上のようにして、調整対象の回路の 4 つの位相調整回路の調整が終了し、その回路の出力するサステインパルスは所定のタイミングでオン・オフする。更に、ステップ 1 1 9 ではすべての回路について上記の処理が終了したかを判定し、残っている回路があればステップ 1 2 0 で調整対象の回路を変更してステップ 1 1 4 に戻る。以上のようにして、すべての回路の調整が終了する。

【 0 0 3 3 】

上記の実施例では、位相調整回路を設けたが、サステイン回路に使用する回路要素の遅延時間を測定し、合計の遅延時間が許容範囲内になるような組合せ、具体的には出力素子とドライブ回路の遅延時間の合計が所定値に対して許容範囲内になるような組合せを選択して PDP 装置に装着するようにしても、サステインパルスのタイミングを最適にできる。図 1 6 は、そのための製造工程における処理を示すフローチャートである。

【 0 0 3 4 】

ステップ 1 3 1 では出力素子の遅延時間を測定し、ステップ 1 3 2 で遅延時間に応じて分類する。これらの処理と並行して、ステップ 1 3 3 ではドライブ回路の遅延時間を測定し、ステップ 1 3 4 で遅延時間に応じて分類する。以上の処理により、出力素子とドライブ回路が遅延時間に応じてグループに分類される。

ステップ 1 3 5 では、合計の遅延時間が同じになる組合せを作る。ここで、例えば、ALIS 方式であれば、1 つの PDP 装置には 4 つのサステイン回路があり、各サステイン回路は 4 つの出力素子とドライブ回路の組がある。すなわち、1 つの PDP 装置で、1 6 組の出力素子とドライブ回路の組があるので、遅延時間の合計が同じ組を 1 6 組選択する。ステップ 1 3 6 でその組合せの出力素子とドライブ回路を装着する。

【 0 0 3 5 】

以上の処理では、1つのPDP装置内のサステイン回路の16組の出力素子とドライブ回路の組はすべて同じ遅延時間になるように選択されるが、電力回収率を向上させるためであれば、サステイン回路毎に、出力素子31と40のオン・オフタイミングと出力素子33と37のオン・オフタイミングが所定の関係にあればよい。図17は、そのような場合の製造工程における処理を示すフローチャートである。

【0036】

図16のステップ131～134を行った後、ステップ141では合計遅延時間が等しい2組の出力素子とドライブ回路を選択して、第1の出力素子31と第1のドライブ回路32及び第3の出力素子40と第3のドライブ回路53として装着し、ステップ142では合計遅延時間が等しい2組の出力素子とドライブ回路を選択して、第2の出力素子33と第1のドライブ回路34及び第4の出力素子37と第4のドライブ回路54として装着する。

【0037】

また、ALIS方式で誤放電を防止するためには、隣接する電極にサステインパルス印加する時にオン・オフのタイミング差が生じないことが必要である。そのため、第1Xサステイン回路から出力されて奇数番目のX電極に印加されるサステインパルスと、第1及び第2Yサステイン回路から出力されて奇数番目及び偶数番目のY電極に印加されるサステインパルスの間にタイミングの差がなく、第2Xサステイン回路から出力されて偶数番目のX電極に印加されるサステインパルスと、第1及び第2Yサステイン回路から出力されて奇数番目及び偶数番目のY電極に印加されるサステインパルスの間にタイミングの差がないことが必要である。これは結局のところ、すべてのサステインパルスにタイミング差がないことを意味する。なお、ALIS方式のPDP装置で、誤放電を生じないタイミング差を調べたところでは、隣接する電極に印加するサステインパルスが±30nsのずれであれば誤放電の発生は低かった。

【0038】

回路要素の遅延時間を測定して組み合わせる場合でも、装着するPDPの容量などのばらつきを考慮することが望ましい。図18は、そのような場合の製造工

程における処理を示すフローチャートである。

ステップ 1 5 1 でサステイン回路が駆動する P D P の容量を測定し、そこに装着するサステイン回路の最適遅延時間を算出する。ステップ 1 5 2 では、分類した出力素子とドライブ回路から最適遅延時間になる組み合わせを選択し、ステップ 1 5 3 で装着する。

【 0 0 3 9 】

以上、本発明の実施例を説明したが、サステインパルスの遅延に関する回路素子が他にもある場合には、それらの遅延時間も考慮するのはいうまでもない。

【 0 0 4 0 】

【発明の効果】

以上説明したように、本発明によれば、サステイン回路におけるドライブ回路の遅延量のばらつき及び出力素子の遅延量のばらつきによるサステインパルスのオン・オフタイミング、電力回収回路の出力素子のオン・オフタイミングが最適な状態に設定できるので、電力回収率の P D P 装置毎のばらつきを低減して、平均して消費電力を低減でき、P D P の動作マージンのばらつきも向上し、A L I S 方式であれば誤放電発生の可能性を低減できる。

【図面の簡単な説明】

【図 1】

P D P 装置の全体構成を示すブロック図である。

【図 2】

P D P 装置の駆動波形を示すタイムチャートである。

【図 3】

電力回収回路を設けたサステイン回路の構成例を示す図である。

【図 4】

A L I S 方式の P D P 装置の全体構成を示すブロック図である。

【図 5】

A L I S 方式の維持放電期間の駆動波形を示すタイムチャートである。

【図 6】

電力回収回路でのタイミングずれの影響を示すタイムチャートである。

【図 7】

本発明の実施例のサステイン回路の構成を示す図である。

【図 8】

実施例のサステイン回路の動作を示すタイムチャートである。

【図 9】

本発明による消費電力低減効果を示す図である。

【図 1 0】

本発明による A L I S 方式の動作マージンの向上効果を示す図である。

【図 1 1】

実施例の位相調整回路の例を示す図である。

【図 1 2】

実施例の位相調整回路の例を示す図である。

【図 1 3】

実施例の位相調整回路の例を示す図である。

【図 1 4】

位相調整回路の設定処理を示すフローチャートである。

【図 1 5】

位相調整回路で P D P のばらつきを含めて調整する時の設定処理を示すフローチャートである。

【図 1 6】

遅延時間に応じて分類したサステイン回路の回路要素を組み合わせる製造方法を示すフローチャートである。

【図 1 7】

電力回収率の向上のみを目的とした場合の製造方法を示すフローチャートである。

【図 1 8】

P D P のばらつきを含めて考慮する場合の製造方法を示すフローチャートである。

【符号の説明】

1 0 … P D P

1 1 … 第 1 の電極 (X 電極)

1 1 - O … 奇数 X 電極

1 1 - E … 偶数 X 電極

1 2 … 第 2 の電極 (Y 電極)

1 2 - O … 奇数 Y 電極

1 2 - E … 偶数 Y 電極

1 3 … アドレス電極

1 8 - O … 第 1 X サステインパルス発生回路

1 8 - E … 第 2 X サステインパルス発生回路


1 9 - O … 第 1 Y サステインパルス発生回路

1 9 - E … 第 2 Y サステインパルス発生回路

【書類名】 図面


【図 1】

図 1
PDP装置の全体ブロック図




【図 2】

図 2




【図 3】

図 3 電力回収回路を設けたサステイン回路の構成例




【図 4】




【図 5】

図 5 A L I S 方式の維持放電期間の駆動波形

(A) 奇数フィールド




(B) 偶数フィールド




【図 6】

図 6 電力回収回路でのタイミングずれの影響




【図 7】

図 7 本発明の実施例のサステイン回路




【図 8】



【図9】


図9

本発明による消費電力低減効果



【図 1 0】

図 10 本発明による A L I S 方式での動作マージンの向上効果




【図 1 1】


図 11

実施例の位相調整回路例


(A)




(B)




(C)




(D)




(E)




(F)



(G)



(H)




【図 1 2】


図 12

実施例の位相調整回路例


(I)




(J)



(K)




(L)




【図 1 3】

図 13
(M)


実施例の位相調整回路例




(N)



(O)




(P)




【図 1 4】

図 14 位相調整回路の設定処理




【図15】

図 15




【図 1 6】



【図 17】

図 17


他の実施例の処理（その 2）



【図 1 8】

図 18

他の実施例の処理（その 3）



【書類名】 要約書

【要約】

【課題】 サステインパルスの立ち上り・立ち下りのタイミングのずれや形状のずれのないサステイン回路を有し、低消費電力で誤動作しないPDP装置の実現。

【解決手段】 隣接して交互に配置された第1の電極(X)11及び第2の電極(Y)12と、第1の電極及び第2の電極の伸びる方向と直交する方向に伸びるアドレス電極13とを有するプラズマディスプレイパネルと、第1の電極にサステインパルスを供給するXサステイン回路18と、第2の電極にサステインパルスを供給するYサステイン回路19とを備えるプラズマディスプレイ装置において、Xサステイン回路18とYサステイン回路19は、サステインパルスの変化エッジのタイミングを調整する位相調整回路51-54を備える。

【選択図】 図7

出 願 人 履 歴 情 報

識別番号 [599132708]

1. 変更年月日	1999年 9月17日
[変更理由]	新規登録
住 所	神奈川県川崎市高津区坂戸3丁目2番1号
氏 名	富士通日立プラズマディスプレイ株式会社